減碳是近年來關注的議題，根據能源署(IEA)數據顯示，照明耗能占總能耗之19.5%。LED相較于其他照明燈源為省電、長壽命且具環保概念，使得LED市場于近年來擴張迅速。LED搭配燈具設計，于居家、展會、工業照明、路燈、屏幕廣告牌等應用場合可取代各式光源，其應用面與省電之優勢已成為國家推廣政策之方向。
非架構于中小功率LED方案具有成本優勢，如采用具功率因數校正之降壓(Buck)、升降壓(Buck-boost)轉換器。但為避免人員與電壓電源接觸之考慮，眾多LED應用要求變壓器等之絕緣，如可攜式LED驅動電源、路燈等，甚至部份取代白熾燈或熒光燈之應用場合仍求要絕緣?；诳臻g與成本之考慮，反激式轉換器(Flyback converter)為型中小功率應用下zui為理想之架構。雖然，LED負載特不如般電子負載復雜而使得設計上有許多發揮空間，但在市場競爭壓力下，針對系統客制化、共享、強健度等不同應用需求，有不同之驅動器電路之優化設計考慮。于此，本文主要探討單反激式轉換器應用于LED驅動器之設計與除錯經驗。
單功率因數反激式轉換器之產品設計考慮
為提能源使用效益，各地能源部針對照明類有立規范，總諧波失真(THD) 較多規范小于2，部份地區(如俄羅斯)則須1，各次諧波失真則參照EN61000-3-2之Harmonic Class C單元。若為外置式電源，廠商須參照加州能源法(CEC)與歐盟指令(EuP)之平均效率與待機功耗做為設計依據。傳統升壓型功率因數修正電路搭配反激式轉換器之雙架構可輕易THD規格需求，但考慮中小功率應用之成本與體積，具功率因數修正之單反激式轉換器 (Single stage Flyback Converter with PFC) 不整機效率，能貼近電源設計廠之需求。原因在于驅動LED相較于其他型電子負載或充電器可容許較大的輸出漣波電流，且較少考慮到保持時間 (Hold-up time)，因此大幅降低儲能組件之體積。
單功率因數反激式轉換器在LED電源廠已被采用，單轉換器在架構上分為次調節(Secondary Side Regulation, SSR)與初調節(Primary Side Regulation, PSR)，后者使電路設計加精簡。為節省變壓器體積并提升效率，中小功率常選擇操作在臨界導通(Critical Conduction Mode, CrM)或不連續導通模式(Discontinue Conduction Mode, DCM)。目前各家半導體廠提出之解決方案皆能達成小范圍之定電流誤差及完善的保護功能，工程師毋須額外費心設計的電路。然而，電源設計時得盤考慮規格，除錯實務并未然涵蓋于IC應用手冊，若能*時間掌握設計概要則可縮短產品開發周期。因此，以下針對轉換器設計部份匯整常見之問題并做進步的探討與分享：
(a) 定電流度問題
初調節多操作在BCM或DCM模式，藉由已知的繞組圈數，透過精密電阻偵測初峰值電流與輔助繞組偵測次泄磁時間以推算輸出電流。然而此模式下有幾項因素影響定電流度：
1. 導通延遲時間(Propagation delay)：來自于IC放大與功率半導體開關的延遲，低電壓輸入的影響能量傳遞。此誤差無法藉由人工調節縮小差異，zui簡易方式為透過輸入電壓偵測值進行峰值電流補償以縮小低壓輸入之差異，可透過繞組或壓線方式來達成，如圖1所示。
2. 峰值電流偵測誤差 : 源自于峰值電流偵測電阻與經過低通濾波器后訊號之差異，IC在取樣(Sample)至維持(hold)過程中存有愈長的時間將造成偵測之電流低于實際電流，此與IC取樣速度相關。由于此型誤差為定向關系，可藉由電阻微調改善。
3. 泄磁偵測延遲：IC藉由判斷輔助繞組諧振至低準位作為次電流截止之依據，但在諧振期間已無存在次電流，故造成次泄磁時間之偵測誤差，如圖2所示。此誤差嚴重程度與取決于雜散電容與變壓器激磁電感之諧振周期相關，若減小并聯之雜散效應將加劇電磁干擾之頻段部份。建議以外部補償方式克服。
圖1. Propagation delay在低壓輸入產生之誤差
圖2. ZCD偵測之時間延遲
(b) IC輔助電源設計
LED驅動器能支持寬廣輸出電壓是大賣點，可擴大產品的應用范圍。對于定電流電源，變壓器設計是以zui輸出電壓為考慮，而輔助供電得考慮輕載(zui低輸出電壓)時VCC電壓仍能維持在欠電壓鎖定(Under Voltage Lock Out, UVLO) 之上，并且遠于主開關功率半導體之驅動電壓上限以減少導通損。若輸出電壓變動有2倍以上，輔助供電若過VCC耐壓上則仰賴雙晶體管 (Bipolar NPN) 組成之線穩壓電路，在壓輸出時功率損耗多半集中于NPN晶體管。若改采用充電幫浦型式之供電可省去輔助繞組且減少線穩壓供電之損耗，此法將增加功率晶體開關于主開關之源，然而，此方式若欲實現過壓保護得藉由次Zener二管偵測反饋回初側達成過壓保護，產品設計者得恒量額外增加之成本與其帶來之效益。
(c) 變壓器圈數比設計考慮
變壓器圈數比設計是功率因數反激式轉器zui為重要之環節，其不決定初與次功率晶體之選用，亦影響總諧波失真。理想上，反激式轉換器設計在定頻且不連續導通模式情況下能達到接近1的功率因數值，原因為：開關導通時變壓器初電流線正比于輸入電壓，而在開關周期結束前變壓器已釋能而不受輸出電壓之影響，使轉換器之輸入電流等比于輸入電壓。轉換器考慮較低的開關損耗可工作于臨界導通模式，然而，此模式在壓輸入占空比(Duty Cycle)伴隨接近AC峰值處遞減，使瞬時平均電流未能隨輸入電壓之比例提升，此情況與與低壓輸入時差異甚大。故壓輸入時易發覺輸入電流接近AC波峰處顯得平坦，如圖3所示。
圖3. 壓輸入之失真電流示意圖
針對此現象，分析圈數比之設計與總諧波失真之關系，根據理論近似推導而繪出如圖4，其中Kv為AC峰值電壓與次電壓透過圈數比映乘至初之電壓比例。
圖4. Kv與總諧波失真之對應關系
如上結果得知，采用大圈數比之設計改善失真電流，其原理如同設想轉換器于低電壓輸入時之占空比狀態，輸入電流在AC峰值處將明顯提升，使之塑型接近于電壓弦波。針對變壓器圈數比之設計與組件耐壓關系，下圖為輸入277Vac初與次晶體承受之電壓應力，圖中橫軸為Kv值，縱軸為電壓單位：
圖5. Kv 值與初次組件耐壓之關系
經由以上分析，我們得知大圈數比之設計有益于提升功率因數值，且次可選用低順向導通壓降之蕭基二管以減少導通損，反之，初開關得承受較的電壓應力。由于此架構對于突波耐受(Surge Immunity) 多仰賴被動防護方案與組件之強健度，初組件之耐壓選用與實務電壓量測結果較為相關，多半無法取決于圈數比設計。根據實務經驗，此架構要通過2kV之突波干擾測試除了外加突波吸收器(Varistor)之外，初功率半導體可選用800V之等以上避免過額定雪崩能量造成損毀，目前已有半導體商推出導通阻抗與雜散電容不遠于650V等之900V功率半導體，使效率能維持不變。
(d) 輸出短路與開路之設計考慮
相較于定電壓模式，定電流模式所進行的輸出短路較無危險，其回授將試圖在輸出0V情況下維持定電流而縮減占空比，使輸入功率降低。而實務上由于變壓器次無法在短路情況下釋能，即便器有zui小開關導通時間仍會使變壓器儲能持續迭加，大多設計仍需仰賴保護制。設計PSR之短路保護可透過輔助繞組偵測低電壓準位使器停止動作，在瞬時期間則透過初峰值限流可避免變壓器飽合。
開路保護應用于燈具損壞造成阻抗或輸出空接時之保護，為避免定電流在此情況下過充輸出電容造成零件過壓損毀。若為可攜型外置式驅動電源因考慮便利而多半將空載時操作于定電壓模式，如此可使燈具同充電器般進行熱插入。在此模式下將考慮輸出電壓與待機損耗。開路電壓與滿載輸出之電壓差關系到LED在進行熱插時之涌浪電流 (Inrush Current)大小，此決定輸出限流機制之使用，例如：采用被動組件之限流電感與是否置入主動式限流電路，部份設計為降低涌浪電流而將空載電壓設計略于輸出電壓以省去限流電路。為未來2016年能源法規zui嚴格之待機損耗低于75mW，LED驅動器設計將是新的考驗，以下概略分析轉換器空載各部損耗，以輸出45W/40Vmax之單功率因數LED驅動器為例，假設與待機功耗相關之重要參數條件如下：
● 輸出假負載(Dummy load)：200kΩ
● 200nF X電容對應之安規放電電阻：4 MΩ
● 與穩壓電路于空載之總損耗：18mW(18V/1mA)
● 輕載(20~30mW)情況下反激式轉換器效率：5
綜合以上參數計算，待機輸入功率在275Vac輸入條件下約72mW，其中電阻與電路所占之固定損耗約46mW，變壓器與功率組件損耗所占之轉換損失約為26mW。以上損耗評估未含壓啟動電路與次反饋電路，尤其在壓輸出應用情況下次反饋電路將有不少之靜態損耗。如此可見，反激式驅動器搭配壓啟動、X電容放電機制與低靜態電流功耗將是未來法規之利器。
結論
單功率因數反激轉換器于中小功率之LED應用具率與成本的優勢，因此，本文探討此轉換器在設計過程常遭遇到之問題，并分享現行可提升效能的設計方式，其涵蓋到不同之設計考慮諸如器之供電、輸出度、變壓器圈數比選定、總諧波失真等因素，以供設計研發者于開發過程時參考。
13991872250
029-88231631
